新聞 
幣種資訊 
關於我們 
SK海力士(SK hynix)公開了橫跨記憶體、邏輯與封裝的3D DRAM技術方向，發熱、微米級連接與製程整合仍是量產化前必須克服的課題。
SK海力士於8日在京畿道利川SUPEX中心舉辦的「2026 SK海力士未來論壇」上，發表3D記憶體技術的主要方向。SK海力士副社長金慶勳(Kyunghoon Kim)與副社長孫豪永(Hoyoung Son)提出三項核心課題：△在DRAM周邊電路導入邏輯代工製程△擴大資料匯流排寬度△縮短資料傳輸距離。
3D DRAM是將原本平面排列的記憶體單元垂直堆疊，藉此提高集積度的技術。這項技術也包含將功能不同的晶片分別製作後再結合的異質整合，透過連接記憶體與邏輯電路來縮短資料移動距離。
金慶勳副社長表示：「要將3D堆疊DRAM實際做成產品，除了設計最佳化之外，還必須解決發熱與製程複雜度等過去不曾遇過的技術課題」，這句話點出了精準連接多層結構、並穩定整合製造流程，才是產品化的關鍵。
封裝技術也被列為主要課題。業者須同時解決微米級連接線路、接合與製程整合等問題，隨著晶圓製造的前段製程與晶片連接組裝的後段製程界線日漸模糊，設計階段就必須將製造與封裝一併納入最佳化考量。
孫豪永副社長表示：「3D技術正在改變晶圓製程與封裝之間的技術分界」，並補充「除了先進封裝的創新，還需要建立跨越既有領域的共同最佳化與新的合作體系」。這意味著3D記憶體的開發，已不再只是記憶體業者單方面的課題，而是逐漸擴大為代工與封裝生態系的共同任務。
高麗大學教授申昌桓將3D技術定義為不只是晶片垂直堆疊，而是打破記憶體與運算晶片界線的技術。他指出，在元件微縮已趨近極限、系統與記憶體之間資料移動所造成的時間與功耗負擔日益加重的情況下，有必要建立一套結合材料、元件、封裝與架構、並以人工智慧串連的3D整合設計體系。
此前中國半導體設備廠商Naura曾宣稱在3D DRAM相關蝕刻製程取得突破，顯示堆疊、連接、蝕刻與良率確保，已成為3D DRAM領域共通被討論的技術課題，不過各家企業的技術水準與量產階段仍有差異。
SK海力士同時提出「全端AI記憶體」（Full-Stack AI Memory）方向，計畫依工作特性組合3D堆疊DRAM、HBM與HBF，並與人工智慧服務、軟體及加速器業者共同進行系統層級設計。
SK海力士社長郭魯正將記憶體市場比喻為持續變化的彎路，強調除了內部技術實力，也須靈活因應外部環境變化的速度與方向。SK海力士計畫將本次論壇的討論內容整理成內部教育教材，並與各組織的課題相互連結。3D DRAM具體的量產時程與產品規格目前尚未公開。
留言 0