良率衝破98%！台積電(TSM) 5.5倍光罩CoWoS封裝正式量產

台積電(TSM)宣布，5.5倍光罩尺寸的CoWoS先進封裝技術已正式進入量產階段，良率穩定站上98%以上。隨著封裝良率趨於穩定，記憶體與ABF基板供應成為下一階段AI大型封裝生產的新課題。

台積電先進封裝資深副總裁何軍於11日公開發言指出：「5.5倍光罩CoWoS產品已正式量產，良率穩定超過98%。」他並提到，部分AI客戶產品的良率甚至超過99%，這項細節由ABMedia報導。

CoWoS是一種2.5維先進封裝技術，透過矽中介層將圖形處理器(GPU)等運算晶片與高頻寬記憶體(HBM)連接在一起。封裝面積越大，單一產品能容納的運算晶片與HBM數量就越多。5.5倍光罩版本的CoWoS，正是為了因應AI加速器設計中晶粒(chiplet)與記憶體搭載量不斷增加的趨勢而推出。

何軍表示，過去三年台積電的CoWoS產能幾乎每年翻倍成長。目前台積電在全球共營運10座先進封裝廠，整體供應量雖已相當接近客戶需求，但尚未完全滿足。

為緩解產能吃緊，台積電也持續擴大委外合作範圍。本站先前報導，台積電正推動擴大CoWoS中晶片與中介層結合的CoW製程委外規模。

隨著CoWoS良率趨於穩定，供應鏈的壓力正轉向記憶體與基板採購。何軍指出，未來數年AI供應鏈將同時面臨記憶體與ABF基板短缺的雙重壓力。

ABF基板是連接大型運算晶片、記憶體與電路板的高性能半導體基板。隨著AI封裝尺寸不斷放大，基板的面積、平整度，以及熱應力與機械變形的控管都必須一併考量。

為確保基板供應無虞，客戶端普遍採取多家供應商並行採購的策略。不過何軍解釋，不同供應商的熱膨脹係數與機械特性各不相同，這使得封裝共平面性的控制與良率提升更加困難。

台積電同時也在推進將CoWoS尺寸擴大至14倍光罩的計畫。何軍在本次發言中將目標時程訂在2029年；此前台積電已在技術論壇上公開，將於2028年推出14倍光罩產品，並在2029年推出規格更進一步的產品線。

封裝尺寸放大雖能容納更多HBM與晶粒，但單靠封裝本身的良率已不足以保證整體產品品質，還必須同步兼顧基板、印刷電路板(PCB)、散熱結構，以及完整系統的機械特性。

台積電也在同步開發3維堆疊技術SoIC。何軍透露，6微米接合間距已於去年進入量產，目標在2029年將間距縮小至4.5微米，推動A14晶片直接堆疊在A14晶片之上的架構。

何軍說明，當CoWoS尺寸超過3倍光罩後，封裝與電路板、散熱結構、系統之間的交互作用會變得更加複雜。為此，台積電導入系統與技術協同最佳化(STCO)機制，在量產前就同步優化晶片、封裝、基板、PCB與散熱設計。

他也舉出實際案例：同一顆晶片搭配不同系統使用時，曾出現零件驗證階段未曾發現的晶粒邊緣損傷。台積電與客戶合作，透過調整PCB布局、被動元件配置與製造流程來因應這項問題。

台積電正將開發模式轉向技術、製造與客戶端組織同步作業的並行開發方式，並計畫在量產前6個季度就公開系統邊界條件。何軍表示，業界應透過開放運算計畫(OCP)共同建立大型AI系統的驗證標準與供應鏈管理方式。