2週完成設計與驗證 架構實驗室(Architect Labs)公開AI晶片Redwood

美國新創公司架構實驗室（Architect Labs）表示，旗下利用人工智慧（AI）自主設計與驗證的晶片「Redwood」，僅花費2週就完成整個流程。傳統半導體設計動輒耗時一年以上，AI究竟能把這個週期壓縮到什麼程度，成為業界關注焦點。

根據商業內幕（Business Insider）台灣時間28日的報導，架構實驗室由兩名晶片架構師負責決定整體架構與方向，其餘細部設計工作則交由AI完成，藉此打造出Redwood。公司方面說明，傳統晶片開發通常需要一年以上時間、數億美元資金，以及上百名專業人力。

架構實驗室成立於2025年。共同創辦人暨執行長伊布拉罕‧胡笙（Ebrahim Hussain）表示：「AI模型進步的速度很快，但能驅動這些模型的半導體開發速度卻跟不上。」這句話點出了AI模型開發週期與硬體開發週期之間的落差。

該公司6月18日宣布完成2400萬美元的種子輪募資，由Kindred Ventures領投，TQ Ventures、Race Capital、Together Fund等機構跟投。公司表示，這筆資金將用於擴充運算基礎設施、強化AI研究，以及與早期合作夥伴共同設計量產用的實際晶片。

Redwood的設計目標，是驅動Meta（META）的Llama、阿里巴巴（BABA）的Qwen等大型AI模型。不過目前Redwood尚未交由台積電（TSMC）實際流片量產，現階段僅將設計實作於FPGA上進行測試。

FPGA是一種可重新設定電路結構的半導體元件，通常用來在正式量產前驗證設計。透過FPGA測試確實有助於檢驗設計，但無法完全取代與最終量產晶片相同的製程環境。

架構實驗室以這項測試結果為依據，主張最終產品的能源效率將優於輝達（NVDA）用於機器人等邊緣AI裝置的Jetson Orin Nano。不過這項說法仍須經過實際量產後的速度、能源效率與可靠度驗證，才能真正確認。

晶片設計自動化並非全新趨勢。過去多半是由設計者逐步操作電子設計自動化（EDA）工具、再確認結果的方式進行。近來AI開始被用來串連設計、驗證、錯誤分析與品質調整等工作，實驗範圍也持續擴大。

本站此前也曾報導，新思科技（Synopsys）推出可自主執行驗證與實作作業的半導體設計工作流程。新思科技當時表示，初步評估顯示除錯週期縮短了25%至40%，這項數據僅適用於除錯階段，並非整體晶片設計時間。

西門子（Siemens）先前也公開最高可將AI晶片驗證速度提升1萬倍的策略。當時西門子強調，AI產出的設計結果仍須透過物理基礎工具重新驗證。這也說明設計自動化速度愈快，驗證的可靠性就愈重要。

外部專家肯定開發速度的進步，但也指出量產前驗證仍有其局限。中佛羅里達大學教授鄭昊（Hao Zheng）表示，2週的開發時間令人印象深刻，但他也說明，新思科技等既有企業與其他新創公司同樣正在將AI應用於半導體設計。

加州大學聖塔克魯茲分校教授馬修‧古特豪斯（Matthew Guthaus）表示：「AI已經在晶片設計的多個領域展現優勢，但也可能出現意料之外的失誤，因此仍需要嚴密監督與反覆驗證。」半導體設計上的錯誤一旦在量產後才被發現，往往會造成龐大成本。

執行長胡笙說明，公司的AI系統並非把驗證工作完全交給人類，而是被設計成能自行找出設計錯誤。他也提到AI在Redwood身上找出改善空間的過程，顯示AI與晶片設計之間存在互相精進的可能性。

這次的案例並非直接鎖定加密貨幣市場而發表，但由於挖礦設備、驗證基礎設施與AI資料中心設備都會受到半導體效能與能源效率影響，實際量產後的結果仍值得關注。架構實驗室目前尚未確定Redwood交由台積電（TSMC）量產的時間點。