Back to top
  • 공유 分享
  • 인쇄 列印
  • 글자크기 字體大小
已複製網址

三星曝光HBM三階段路線圖 規劃zHBM垂直堆疊結構

疊層式半導體封裝與晶圓 / TokenPost.ai

三星電子(Samsung Electronics)公開了將高頻寬記憶體(HBM)技術分三階段升級、最終打造把D記憶體直接堆疊在運算晶片上的「zHBM」結構的路線圖。

根據《華爾街見聞》的報導,三星D記憶體設計團隊的韓相旭(Sangwook Han)近期在「Hot Chips」技術大會上,公開了這項HBM演進計畫。報導指出,zHBM是將D記憶體垂直堆疊在GPU、TPU等運算晶片上方,藉此省去傳統2.5D中介層(interposer)的新結構。

《華爾街見聞》報導引述三星方面說法指出,zHBM相較標準「HBM4E」可降低70%耗電量,並可將D記憶體頻寬提升230%。報導同時提到,該結構每個D記憶體模組可節省100瓦(W)電力,並能為GPU額外釋出8.3%的電力餘裕。

<版權所有 ⓒ TokenPost,未經授權禁止轉載與散佈>

最受歡迎

其他相關文章

留言 0

留言小技巧

好文章。 希望有後續報導。 分析得很棒。

0/1000

留言小技巧

好文章。 希望有後續報導。 分析得很棒。
1