AI晶片驗證最高提速1萬倍 西門子EDA公開新戰略

西門子EDA（Siemens EDA）公開了將人工智慧（AI）導入整個半導體設計流程的「AI原生設計」（AI-Native Design）策略。多個AI代理人（AI Agent）可接手設計、驗證與除錯工作，藉此縮短開發時間。

西門子數位工業軟體（Siemens Digital Industries Software）11日在首爾松坡樂天飯店舉辦「西門子EDA論壇首爾2026」（Siemens EDA Forum Seoul 2026），發表新一代電子設計自動化（EDA）策略。EDA是將半導體電路設計、驗證與實體佈局流程自動化的軟體技術。

安克·古普塔（Anker Gupta）西門子EDA IC產品部門資深副總裁表示：「亞太地區、尤其是韓國，供應全球逾六成記憶體，並以AI處理器、HBM與先進封裝技術引領AI晶片創新。」他將韓國半導體產業在記憶體與先進封裝方面的競爭力，列為此次AI設計自動化策略鎖定的主要市場背景。

古普塔指出，半導體產業正經歷幾項關鍵轉變：△到2028年，全體晶片中將有七成搭載AI加速器，形成「AI無所不在」（AI Everywhere）格局 △以軟體定義為基礎的系統 △異質整合 △以電力效率為核心的永續發展。AI加速器是專為加速AI運算而設計的專用晶片或運算裝置。

為因應上述變化，西門子正推動將設計引擎處理速度最高提升1000倍、生產力提升10至50倍的策略，並著重以物理基礎的EDA引擎驗證AI產出的設計結果，藉此提高可靠性。

古普塔說明：「現在工程師只要在下班前交代『把這項工作做完』，多個AI代理人就會協同合作，在夜間完成設計與驗證。」他接著表示：「驗證設計結果、發現問題後自行除錯並修正，整個過程都能在沒有人工介入的情況下完成。」

傳統半導體設計流程中，工程師須在每個階段個別操作工具、確認結果，再分析錯誤原因。西門子的策略則是讓多個AI代理人接續處理這些原本各自獨立的工作。

西門子表示，已擴大與輝達(NVDA)的合作，實現「自我驗證代理式AI」（self-verifying agentic AI）工作流程，將西門子的AI代理人系統與輝達的AI基礎設施結合，由AI自行確認設計結果並修正錯誤。

該公司說明，半導體單元特性化作業時間已從原本的數週縮短至數天，處理速度最高提升10倍，代幣（token）成本則減少5倍以上。

西門子表示，大規模AI晶片驗證作業最高可比現行方式快1萬倍。不過這項數字是西門子公布的成果，實際適用範圍與效能可能因客戶的設計環境而異。

古普塔表示：「目前測試圖樣模擬已實現3至5倍的速度提升，長期目標是提升至10倍。」原本需時2至3週的驗證作業，正是此次策略著重縮短的環節。

AI晶片的設計規模愈大，需要驗證的條件與可能出錯之處也隨之增加。這正是設計自動化效能之外，以物理基礎工具重新驗證AI產出結果的過程同樣重要的原因。

此次發表顯示，半導體設計工具正從協助個別作業的輔助功能，轉向能長時間接續執行任務的代理式（agentic）體系。新思科技（Synopsys）此前也曾公開能自主執行驗證與實作作業的半導體設計工作流程。

新思科技表示，初期評估顯示除錯週期縮短了25%至40%。相較之下，西門子則強調設計、驗證與除錯的連續執行，以及以物理基礎進行驗證，兩者在作法上呈現差異。

此次發表內容並非直接針對加密貨幣市場。不過，挖礦與驗證基礎設施、以及AI運算業者所使用的資料中心設備，同樣受半導體開發與驗證週期影響，因此自動化效能能否在實際客戶環境中重現，將成為後續觀察重點。